電源設計技術資訊網站

電源設計支援工具   English   简体中文   日本語   한국어

SiC功率元件

何謂SiC-MOSFET

何謂SiC-MOSFET-SiC-MOSFET的可靠性

本文就SiC-MOSFET的可靠性進行說明。這裡使用的僅僅是ROHM的SiC-MOSFET產品相對的資訊和資料。另外,包括MOSFET在內的SiC功率元件的研發與發展日新月異,如果有不明之處或希望確認現在的產品情況,請點擊這裡聯繫我們。

ROHM SiC-MOSFET的可靠性

閘極氧化膜

ROHM針對SiC上形成的閘極氧化膜,通過製程研發和元件結構最佳化,實現了與Si-MOSFET同等的可靠性。

CCS TDDB(Constant Current Stress Time Dependent Dielectric Breakdown:定電流經時絕緣擊穿)試驗中,閘極氧化膜可靠性的指標–QBD(Charge to Breakdown)為15~20C/cm2,與Si-MOSFET同等。

另外,在旨在確認有關晶體缺陷的閘極氧化膜可靠性的HTGB(High Temperature Gate Bias:高溫閘極偏壓)試驗(+22V、150℃)中,在裝置中未發生故障和特性波動,順利通過1000小時測試。

20170926_graf_03
閾值穩定性(閘極正偏壓)

SiC上形成的閘極氧化膜介面並非完全沒有陷阱,因此當閘極被長時間外加直流的正偏壓時,陷阱捕獲電子而使閾值上升。

經HTGB試驗證實,閾值偏移非常小,在Vgs=+22V、150℃的條件下1000小時後,僅為0.2~0.3V。大多數陷阱在外加應力初期的幾十個小時內被填充,其後幾乎沒有變化,很穩定。

20170926_graf_04

閾值穩定性(閘極負偏壓)
反之,當閘極被長時間外加直流的負偏壓時,空穴被捕獲,閾值下降。在HTGB試驗中,負偏壓下的閾值變化程度大於正偏壓,在Vgs為-10V以上時閾值下降超過0.5V。

第二代MOSFET(SCT2[xxx[]系列、SCH2xxx]系列)中,閘極負偏壓的保證電壓為-6V。請注意,當負偏壓大於-6V時,閾值可能進一步降低。交流(正負)偏壓時,反復進行對陷阱的充放電,因此偏移的影響很小。

20170926_graf_05

本體二極體的通電劣化
一般認為SiC-MOSFET存在稱為“本體二極體的通電劣化”的故障模式。這是正向電流持續流過MOSFET的本體二極體時,電子-空穴對的重新複合能量使稱為“疊層缺陷”的缺陷擴大,影響到電流路徑,使導通電阻和本體二極體的Vf上升的模式。

疊層缺陷使發熱量增加,在某些情況下還會引起耐壓性能下降。因此,在用於發生向本體二極體換流的應用(變流器、DC/DC轉換器等)時,有可能會導致問題。(※在SBD和MOSFET的第一象限工作中不會發生這類問題)

ROHM通過研發不會擴大疊層缺陷的獨特製程,成功地確保了本體二極體通電的可靠性。在1200V 80Ω的第二代SiC MOSFET產品中,實施了對本體二極體進行1000小時的直流8A通電測試,結果如下。試驗證明,所有特性如導通電阻,漏電流等都沒有變化。

20170926_graf_06

短路耐受能力
由於SiC-MOSFET與Si-MOSFET相比具有更小的晶片面積和更高的電流密度,因此對於導致熱擊穿的短路的耐受能力往往比Si-MOSFET低。TO247封裝的1200 V級MOSFET中,Vdd=700V、Vgs=18V時的短路耐受時間約為8~10μs。隨著Vgs降低,飽和電流減小,所以耐受時間變長。另外,Vdd較低時發熱量也會減少,所以耐受時間會更長。

由於關斷SiC-MOSFET所需的時間非常短,所以當Vgs的斷路速度很快時,急劇的dI/dt可能會引發較大的突波電壓。請使用逐漸降低閘極電壓的軟關斷功能等,並在沒有過電壓的情況下關斷。

dV/dt破壞
Si-MOSFET存在一種由於dV/dt過高而通過電容Cds流過暫態電流,寄生雙載子電晶體工作導致損壞的模式。ROHM的SiC-MOSFET由於寄生雙載子電晶體的電流放大倍數hFE較低,因而不會發生電流放大,截至目前的調查中,即使在50kV/µs左右的工作條件下,也未發生這種損壞模式。關於本體二極體快速恢復時的dV/dt,一般認為由於SiC-MOSFET的快速恢復電流非常小,快速恢復時的dI/dt很小,所以dV/dt也不會增加,不易發生這種損壞模式。

宇宙射線引起的中子耐受能力
在高原應用中,受宇宙射線影響,少數進入地面的中子或重離子有時會引發半導體器件的單粒子效應,這已成為需要解決的問題。在對SiC-MOSFET(n=15)進行的白光中子照射試驗(能量:1~400MeV,由大阪大學核子物理研究中心RCNP實施)中,在Vds=1200V(額定耐壓的100%)條件下實施1.45×109 neutrons/cm2/s的中子照射後,結果並未發生由於單粒子效應引發的故障。海拔0m處的故障率為0.92FIT,海拔高度4000m處也僅為23.3FIT,故障率比同等級Si-IGBT和Si-MOSFET低3~4個數量級。耐壓實力值更高,並具有足夠的餘量,從而可以在高原應用或多個使用的應用中,降低因宇宙射線引起的中子誘發故障的風險。

靜電擊穿耐受能力
SiC-MOSFET的優點是晶片尺寸可以比Si-MOSFET小,但另一方面,靜電擊穿(ESD)耐受能力卻較低。因此,處理時需要採取充分的防靜電措施。

靜電對策舉例
・利用離子發生器除去人體、元件、作業環境中的靜電(推薦)
・利用腕帶、接地除去人體、作業環境中的靜電(元件帶電時無效,所以僅此對策還不夠)

各種可靠性試驗結果
以日本廣泛採用的JEITA(原“EIAJ”)ED-4701作為用來評估半導體的測試方法,其可靠性試驗結果如下。從結果可以看出,ROHM的SiC-MOSFET具有足夠的可靠性。

20170926_graf_07
20170926_graf_08
20170926_graf_09
20170926_graf_10

重點:

・ROHM的SiC-MOSFET與已經普及的Si-MOSFET具有相同的可靠性。


Silicon Carbide Power Devices Understanding & Application Examples Utilizing the Merits