SiC-MOSFET란? – SiC-MOSFET의 신뢰성

이번에는 SiC-MOSFET의 신뢰성에 대해 설명하겠습니다. 기재되어 있는 정보 및 데이터는 어디까지나 로옴의 SiC-MOSFET에 관한 내용입니다. 또한, SiC 파워 디바이스는 끊임없는 개발로 나날이 진보하고 있으므로, 궁금하신 사항이나 현상 확인을 희망하시는 경우는 여기를 클릭하여 문의하여 주십시오.

로옴 SiC-MOSFET의 신뢰성

게이트 산화막
로옴은 SiC 상에 형성되는 게이트 산화막에 대해, 프로세스 개발 및 디바이스 구조의 최적화를 통해 Si-MOSFET와 동등한 신뢰성을 달성하였습니다.

CCS TDDB (Constant Current Stress Time Dependent Dielectric Breakdown : 정전류 경시 절연 파괴) 시험 결과, 게이트 산화막의 신뢰성 지표가 되는 Q_BD (Charge to Breakdown)는 15~20C/cm²이며 Si-MOSFET와 동등합니다.

또한, 결정 결함에 관련된 게이트 산화막의 신뢰성 확인을 목적으로 하는 HTGB (High Temperature Gate Bias : 고온 게이트 바이어스) 시험 (+22V, 150℃)에서도 디바이스의 고장 및 특성 변동없이 1000시간 통과를 확인하였습니다.

임계치 안정성 (게이트 정 바이어스)

SiC 상에 형성되는 게이트 산화막의 경계면에는 트랩 (trap)이 전혀 없는 것은 아니므로, 게이트에 직류의 정 바이어스가 장시간 인가되면 트랩에 전자가 포획되어 임계치가 상승합니다.

HTGB 시험을 통한 확인에서, 임계치 시프트는 Vgs=+22V, 150℃ 조건에서 1000시간 후에 0.2~0.3V로 매우 작다는 것을 알 수 있습니다. 트랩의 대부분은 스트레스 인가 초기의 수십 시간안에 가득차므로 그 후로는 변동이 거의 없이 안정됩니다.

임계치 안정성 (게이트 부 바이어스)
반대로, 게이트에 직류의 부 바이어스가 장시간 인가되면, 이번에는 정공 (正孔)이 트랩되어 임계치가 저하됩니다. HTGB 시험 결과에서는 부 바이어스에서의 임계치 변화의 정도는 정 바이어스보다 크므로, Vgs가 -10V 이상에서는 임계치가 0.5V 이상 저하됩니다.

제2세대 MOSFET (SCT2[xxx] 시리즈, SCH2[xxx] 시리즈)는 게이트 부 바이어스의 보증 전압이 -6V입니다. -6V보다 큰 부 바이어스의 경우 임계치가 한층 더 저하될 가능성이 있으므로 주의가 필요합니다. 교류 (정 / 부) 바이어스의 경우, 트랩으로의 충전과 방전이 반복되므로 시프트의 영향은 적다고 할 수 있습니다.

바디 다이오드의 통전 열화
SiC-MOSFET에는, 바디 다이오드의 통전 열화라고 하는 고장 모드가 존재합니다. 이는, MOSFET의 바디 다이오드에 순방향 전류를 계속해서 흘리면, 전자–정공의 재결합 에너지에 의해 적층 결함이라고 하는 결함이 확장되어, 전류 경로에 영향을 미치게 되고, 이로써 ON 저항 및 바디 다이오드의 Vf가 상승하는 모드입니다.

적층 결함은 발열을 증가시키며, 상황에 따라서는 내압 열화를 일으키기도 합니다. 따라서, 바디 다이오드로의 전류 (転流)가 발생하는 어플리케이션 (인버터, DC-DC 컨버터 등)에 사용하는 경우, 문제를 일으킬 가능성이 있었습니다. (※이 문제는 SBD 및 MOSFET의 제일상한 (第一象限) 동작에서는 발생하지 않음)

로옴은 적층 결함이 확장되지 않는 독자적인 프로세스를 개발하여 바디 다이오드 통전에 대한 신뢰성 확보에 성공하였습니다. 하기 그림은 1200V 80Ω의 제2세대 SiC-MOSFET 제품으로 바디 다이오드로의 직류 8A의 통전 시험을 1000시간 실시한 결과를 나타냅니다. ON 저항, 리크 전류 등 모든 특성에 변동이 없음을 확인할 수 있습니다.

단락 내성
SiC-MOSFET는 Si-MOSFET에 비해 칩 면적이 작고 전류 밀도가 높기 때문에, 열파괴를 일으키는 단락에 대한 내성은 Si-MOSFET보다 낮은 경향이 있습니다. TO247 패키지의 1200V 클래스 MOSFET에서는 Vdd=700V, Vgs=18V에서 단락 내구 시간은 약 8~10µs입니다. Vgs가 낮아지면 포화 전류가 작아지므로, 내구 시간은 길어집니다. 또한, Vdd가 낮아지는 경우도 발열이 작아져, 내구 시간이 길어집니다.

SiC-MOSFET의 Turn Off에 필요한 시간은 매우 짧으므로, Vgs 차단 속도가 고속인 경우 급격한 dI/dt로 인해 큰서지 전압이 발생하는 경우가 있습니다. 게이트 전압을 서서히 낮추는 소프트 Turn Off의 기능 등을 이용하여, 과전압이 부과되지 않는 조건에서 차단해 주십시오.

dV/dt 파괴
Si-MOSFET는 높은 dV/dt로, 용량 Cds를 통해 과도 전류가 흘러, 기생 바이폴라 트랜지스터가 동작함으로써 파괴되는 모드가 존재합니다. 로옴의 SiC-MOSFET는 기생 바이폴라 트랜지스터의 전류 증폭률 hFE가 낮으므로 전류 증폭이 발생하지 않는다고 여겨지고 있으며, 현재까지의 조사로는 50kV/µs 정도의 동작에서도 이러한 파괴 모드는 확인되지 않았습니다. 바디 다이오드의 리커버리 시의 dV/dt에 있어서는, SiC-MOSFET의 리커버리 전류는 매우 작고, 리커버리 시의 dI/dt가 작기 때문에 dV/dt도 커지지 않는다는 점이, 이러한 파괴 모드를 발생시키지 않는 이유라고 생각됩니다.

우주선 (宇宙線) 기인 중성자 내성
고지대에서 응용 시, 우주선으로 인해 지상에 드물게 떨어지는 중성자 및 중이온 (Heavy ion) 등으로 인한 반도체 디바이스의 싱글 이벤트 효과가 문제시되는 경우가 있습니다. SiC-MOSFET (n=15)로의 백색 중성자 조사 (照射) 시험 (에너지 : 1~400MeV, 오사카 대학 핵 물리 연구센터 : RCNP에서 실시) 결과, Vds=1200V (정격 내압의 100%)에서 1.45×10⁹ neutrons/cm²/s의 중성자 조사 시, 싱글 이벤트 효과로 인한 고장은 발생하지 않았습니다. 해발 0m에서의 고장률은 0.92FIT, 고도 4000m에서도 23.3FIT로, 동일한 수준의 Si-IGBT 및 Si-MOSFET보다 3~4자릿수 낮은 고장률입니다. 내압 실력치가 높고 마진이 충분히 있으므로, 고지대에서의 사용 및 여러 개를 사용하는 세트에서, 우주선 기인 중성자에 대한 고장의 리스크를 저감할 수 있습니다.

정전기 파괴 내성
SiC-MOSFET는, Si-MOSFET에 비해 칩 사이즈를 작게 할 수 있다는 점이 특징이지만, 반면에 정전기 파괴 (ESD) 내성이 낮습니다. 따라서, 취급 시 충분한 정전기 대책이 필요합니다.

정전기 대책 예
・이오나이저 (ionizer)를 통한 인체, 디바이스, 작업 환경의 정전기 제거 (권장)
・손목 밴드 (wristband), 어스 (earth / grounding)를 통한 인체, 작업 환경의 정전기 제거 (디바이스 대전 (帯電)에는 효과가 없으므로, 이것만으로는 불충분)

각종 신뢰성 시험 결과
하기는, 반도체 평가를 위한 시험 방법으로서 일본에서 폭넓게 채용되고 있는 JEITA (구 EIAJ) ED-4701에 준거한 신뢰성 시험 결과입니다. 결과를 통해 로옴의 SiC-MOSFET는 충분한 신뢰성을 지니고 있는 것을 알 수 있습니다.