電源設計の技術情報サイト

技術資料ダウンロード

DC/DC

損失の検討

スイッチング周波数を高めて小型化を検討するときの注意

前回、諸条件に対する損失要因を説明しました。今回から、アプリケーションの要求仕様に対応するために、動作などを検討する際に注意する損失要因と対応策を説明していきます。

スイッチング周波数を高めてアプリケーションの小型化を検討するときの注意

スイッチング方式のDC/DCコンバータ回路において、スイッチング周波数を高くすると、外付けのインダクタやコンデンサの値を小さくすることができます。結果として、より小さな形状、パッケージのインダクやコンデンサを使うことができ、回路が必要とする実装面積が小さくなり、機器の小型化が可能になります。小型の携帯機器ではよく検討されるアプローチです。

前回説明したように、スイッチング周波数 fSW に影響を受ける損失要因として、①ゲートチャージ損失、②スイッチング損失、③デッドタイム損失の3つを上げました。

これらについて、スイッチング周波数を高くすると、実際にどのくらい損失が増えるか計算してみます。条件は、「電源ICの電力損失計算例」で使用した右の条件を使います。スイッチング周波数は、0.1MHzから2MHzに上げるとします。

以下に、各計算式と実際の計算値を示します。ゲートチャージ損失は、HとLをまとめています。

table

<周波数 f_SW が高くなると大きくなる損失要因>

①ゲートチャージ損失

    ゲートチャージ損失の計算式および計算例

②スイッチング損失

    スイッチング失の計算式および計算例

③デッドタイム損失

    デッドタイム損失の計算式および計算例

スイッチング周波数 fSW が0.1MHzから2MHzに20倍速くなったので、計算式がわかるように、どの損失電力も単純に20倍になります。しかしながら、全体の損失電力におけるそれぞれの値の割合を考えると、②スイッチング損失と③デットタイム損失が支配的になります。以下に、スイッチング周波数に対する、それぞれの損失をグラフに示します。

DC/DCコンバータのスイッチング周波数と損失の関係を示すグラフ。スイッチングレギュレータのスイッチング周波数を高めると小型化が可能だが、スイッチングおよびデッドタイム損失が増加し効率が低下する

全体損失を具体的な数値で示すと、スイッチング周波数が0.1MHz時は0.632W、1MHz時は1.208W、2MHz時は1.848Wとなり、スイッチング周波数が高くなると増加するのは明らかです。

効率を計算してみると、出力電力は10W(5V/2A)、入力電力は出力電力+損失電力から、0.1MHz時は94.1%、1MHz時は約89.2%、2MHz時は84.4%と、実際にありそうな1MHzから2MHzへの変更では、4.8%もの効率低下が生じることになります。

考察および対応策

スイッチング周波数を高くすることで、小さなサイズの外付けインダクタとコンデンサを使用できることから、電源およびアプリケーションの小型化を図ることが可能です。しかしながら、スイッチング周波数の高速化によって、スイッチング損失とデッドタイム損失が増加し効率が低下します。つまり、スイッチング周波数の高速化による小型化と損失増加(効率低下)は、トレードオフの関係にあると言えます。

対応策としては、アプリケーションの要求をもとに、許容できる損失(効率)とサイズの間でスイッチング周波数を設定することになります。サイズ最優先であれば最も速いスイッチング周波数、効率最優先であれば最も遅いスイッチング周波数を選ぶことになりますが、多くの場合、サイズと効率においてバランスの取れた妥協案で対応することになります。

キーポイント

・スイッチング周波数を高くすることで、電源およびアプリケーションの小型化が可能だが、損失が増加し効率が低下する。

・増加する損失の中で、スイッチング損失とデッドタイム損失が支配的。

・スイッチング周波数の高速化による小型化と損失増加(効率低下)はトレードオフの関係にある。

・多くの場合、サイズと効率においてバランスの取れた妥協案で対応する。


スイッチングレギュレータの特性と評価方法