電源設計の技術情報サイト

技術資料ダウンロード

AC/DC

SiC-MOSFETを使った絶縁型擬似共振コンバータの設計事例

主要部品選定:MOSFET Q1

トランス設計が終わったので、電源ICのBD7682FJ-LBの周辺部品を中心とした部品選定に入ります。説明する部品の周辺回路を抜粋して提示しますが、回路全体をみることも必要なので、その際にはこちらを利用してください。

主要部品選定:MOSFET Q1

MOSFET Q1は、トランスの1次側をドライブするトランジスタで、この設計のテーマの1つである「SiC-MOSFET」になります。

MOSFETの選定には、最大ドレイン-ソース間電圧、ピーク電流、オン抵抗Ronによる損失、パッケージの最大許容損失などを考慮します。

低入力電圧時にMOSFETのオン時間が長くなり、Ron損失による発熱が大きくなります。SiC-MOSFETはRonが低いことが特徴で、この導通損失も小さいのですが、必ず実装基板および製品に組み込んだ状態で確認を行い、必要に応じてヒートシンク等による放熱を行ってください。

20171017_graf_01

IDの定格はIppk×2程度を目安として選定します。Ippkは、トランス設計の②で0.66Aを求めてあります。

Vdsは、以下の式で計算します。

20171017_graf_02

Vspikeは、計算での算出は困難です。したがって、経験則からスナバ回路の追加を前提にVdsが1700VのMOSFET選択します。この設計例では、ROHM製SiC-MOSFETSCT2H12NY(1700V、1.15Ω、4A、44W)もしくはSCT2H12NZ(1700V、1.15Ω、3.7A、35W)を選択します。

20171017_graf_03

以下に、例としてSCT2H12NYの最大定格を示します。他のパラメータおよび他の詳細は各データシートを参照してください。

20171017_graf_04

キーポイント

・MOSFET Q1は、この設計のテーマの1つであるSiC-MOSFETを使う。

・MOSFETの選定には、最大Vds、ピーク電流、オン抵抗による損失、パッケージの最大許容損失などを考慮する。

・IDの定格はIppk×2程度を目安に選定する。

・Vdsは式に則って算出する。


PWM方式フライバックコンバータ設計手法