符合FPGA嚴格電源要求的FPGA用降壓DC-DC轉換器系列：FPGA的電源要求有哪些？

ROHM研發出多種DC-DC轉換器IC，也提供了適合作為FPGA電源使用的產品陣容。本文提到的8款產品，能滿足FPGA必要的電源規格，同時也提供參考設計。接下來向ROHM應用工程師柴戶 孝信詢問該款FPGA用降壓DC-DC轉換器系列的性能和特徵。

－FPGA用降壓DC-DC轉換器IC一開始就鎖定為「FPGA用」，是因為它是具有什麼特別功能的IC嗎？

基本上，它是通用的降壓DC-DC轉換器IC，但請將該系列視為性能和特性能夠符合FPGA電源規格。例如，輸出能供應1.5V/1A的DC-DC轉換器種類繁多，但並非所有的DC-DC轉換器都適合作為FPGA的電源。

首先，它的最大特徵為電源電壓分成核心用和I/O用、各功能方塊圖用等5種左右，所以必須要有更多種的電源。然後，要求電源啟動時間和依照時序的循序功能。近年來要求似乎較為寬鬆，但若未遵照其要求事項，可能會無法正常工作、損壞。

其次，要說明FPGA的製程細微化，隨著日趨細微化，出現例如將稱為核心電壓的電源電壓，低電壓化至1V左右，結果電源電流相反地變大的現象。其他電源電壓為1.8V和2.5V等，幾乎都是低於3.3V的低電壓構造。

－電源的低電壓大電流化是以CPU的角度來說，可以將它視為相同嗎？

基本上可以將它視為相同。但是電源種類一直都是FPGA較多。

－還有其他要說明的嗎？

除了多電源和低電壓大電流外，還有電壓精度嚴格的傾向。例如核心電壓達到1V±3%。

－±3%這麼嚴格嗎？　俗稱系統電壓的5V/3.3V是以±5%為標準吧？

以±3%為例，考量到實際的誤差，1V的±3%為±30mV。3.3V的±3%當然就是±99mV，但電壓變低時，誤差的絕對電壓會變小。開關電源在輸出電壓上存在著漣波電壓。輸出漣波電壓為輸出漣波電流乘上輸出電容ESR後所產生的電壓，和輸出電壓無關，且和漣波電流的大小成正比。輸出電壓精度包含漣波電壓在內，所以在低電壓大電流此條件下，一但漣波電壓變大，將難以維持誤差準度。

還有其他會影響輸出電壓精度的因素。負載暫態，也就是輸出電流急遽變動，造成輸出電壓跟著猛烈變動。FPGA的負載大幅度變動。尤其是從待機狀態切換到啟動時的負載變動非常大。

－FPGA的電源有許多必須考量的地方呢。可以請您匯整一下重點嗎？

FPGA電源相關要求事項，主要有1) 多個電源電壓、2) 電源循序功能、3) 低電壓大電流、4) 電壓精度穩固（包含漣波、負載暫態造成的變動、機板配線電阻造成的電壓下降等）、5) 低雜訊。當然，各個要求事項能再進一步細分。

－這樣的話，如果說FPGA的電源能做到這幾點，那就可以將它們設定為條件呢。

沒錯。電源須「達到低電壓大電流且高電壓精度、低雜訊」，但坦白說，這真的是一個相當嚴格的課題。