FPGAの厳しい電源要求を満たすFPGA向け降圧DC-DCコンバータシリーズ：FPGAの電源要求とは

ロームは多種多様なDC-DCコンバータICを揃えているが、その中にFPGAの電源として適したラインアップが用意されている。ここで取り上げる8機種は、FPGAが必要とする電源仕様を満足することができ、リファレンスデザインも提供されている。このFPGA向け降圧DC-DCコンバータシリーズの性能や特徴を、ロームのアプリケーションエンジニアである柴戸 孝信（しばこ たかのぶ）氏 に聞いた。

－FPGA向けの降圧DC-DCコンバータICということですが、最初に「FPGA向け」というのは、何か特別な機能をもったICなのでしょうか？

基本的には、汎用の降圧DC-DCコンバータICなのですが、性能や特性がFPGAの電源仕様を満たすことができるシリーズと考えてください。例えば、1.5V/1Aといった出力を供給できるDC-DCコンバータはたくさんありますが、どれもがFPGAの電源として適しているとは限りません。

まず、一番の特徴といえるのが、電源電圧がコア用やI/O用、各機能ブロック用に複数、それも5種類前後からそれ以上の数の電源が必要になることです。そして、電源の立ち上げ時間や順番といったシーケンスの要求があります。近年は緩和傾向にあるようですが、この要求事項を守らないと正常に動作しなかったり壊れたりすることがあります。

次に、FPGAは製造プロセスの微細化が話題になりますが、微細化が進むにつれて、例えばコア電圧と呼ばれる電源電圧は1V前後に低電圧化され、逆に電源電流は大きくなる傾向にあります。他の電源電圧も1.8Vや2.5Vなど、ほぼ3.3V以下の低電圧の構成になっています。

－電源の低電圧大電流化はCPUでも言われていますが、同じようなことと考えていいですか？

基本的には同じと考えていいと思います。ただ、電源の数はFPGAのほうがずっと多いです。

－その他にはどんなことがありますか？

多電源と低電圧大電流に加えて、電圧精度が厳しい傾向にあります。例えばコア電圧では1V±3%といったレベルです。

－±3%は、そんなに厳しいですか？　俗にシステム電圧と呼ばれる5V/3.3Vは±5%が標準的かと思いますが。

±3%を例にして、実際の許容差を考えてみると、1Vの±3%は±30mVです。3.3Vの±3%は、±99mVで、当然のことですが、電圧が低くなると、許容差の絶対的な電圧は小さくなります。スイッチング電源は出力電圧にリップル電圧を持っています。出力リップル電圧は、出力リップル電流と出力コンデンサのESRの積で発生する電圧で、出力電圧に関係なく出力リップル電流の大小に比例します。出力電圧精度にはリップル電圧が含まれますので、低電圧大電流の条件でリップル電圧が大きくなると許容差を維持するのが困難になります。

他にも出力電圧精度に影響を与える要素があります。負荷過渡、つまり出力電流の急激な変動により出力電圧はかなり変動します。FPGAの負荷はかなりダイナミックに変動します。特に、スリープ状態からウェイクアップする際の負荷変動はかなりのものです。

－FPGAの電源はいろいろと考慮すべき点があるのですね。ここで要点をまとめていただけますか。

FPGAの電源に関する要求事項として、1) 電源電圧が多数、2) 電源シーケンス、3) 低電圧大電流、4) 電圧精度がタイト（リップル、負荷過渡による変動、基板配線抵抗による電圧降下なども含む）、5) 低ノイズ、が主なものとなります。もちろん個別にはもっと細かいことがあります。

－そうすると、FPGAの電源はこれらをクリアできることが、言ってしまえば条件となりますね。

その通りです。電源としては、「低電圧大電流で高い電圧精度と低ノイズを達成する」ことになり、正直なところかなり厳しい課題です。