帰還経路の配線

この項では、出力からの信号を電源ICのFB端子に帰還するための配線について説明します。

帰還経路の配線

帰還信号の配線は、信号配線の中でも特に注意が必要です。帰還信号は、Figure 7-aの左に回路図が示すように、出力電圧は配線を介し、抵抗により分圧され、電源ICのFBピン－つまりエラーアンプの入力に帰還され、電源ICはその電圧情報を基に出力電圧の安定化を行っています。この帰還経路が重要なのは、もし、実際の出力電圧以外のノイズや変動がエラーアンプに送られると、正確な出力安定化ができないのばかりか、条件によっては発振など、動作が不安定になることがあります。結果として、帰還経路はクリーンな信号を帰還できるように配慮が必要です。

以下が、配線の注意点になります。Figure 7-aの右の図を参照してください。

• ・帰還信号配線でノイズを拾うと出力電圧に誤差が生じ、場合によっては動作が不安定になる
• ・帰還信号を入力する IC のFBピンはインピーダンスが高いので、このピンと抵抗分圧回路の分圧ノードはできるだけ短い配線で結ぶ：図の（a）
• ・出力電圧を検出する場所は、出力コンデンサの両端か出力コンデンサより先にする：図の（b）
• ・出力から抵抗分圧器までの配線は、平行かつ近接させた方がノイズを拾いにくい：図の（c）
• ・インダクタやダイオードのスイッチングノードから遠ざけて配線を引き回す：図の（d）
• ・インダクタやダイオードの直下、電力系の配線と平行して配線しない（多層基板でも同様）

これらの点に注意して、実際の配線を行います。Figure 7-c は、ビアを介して帰還経路に配線を裏面へ移動し、スイッチングノードから遠ざけたレイアウト例です。基板を見ていただくとわかると思いますが、上記の条件を完璧にクリアできる引き回しはそう簡単ではありません。特に上記に示しませんでしたが、配線の基本は「できるだけ短く」です。しがって、下記の基板で、むやみに帰還配線を長くして回路全体から離すことは得策とはいえません。こういった場合には、この様に帰還信号の配線を裏面に展開するというアイデアもあります。




Figure 7-d は良くない例です。帰還経路がインダクタに平行してレイアウトされているため、インダクタ周辺に発生する磁界により、帰還経路にノイズが誘導されてしまいます。

実際のところ他の部品との関係で、どうしても、理想通りの配置、配線ができない場合がでてきます。その際は、理想の配置の主旨が何であるかをよく考えて、最大公約数的な妥協点を見出す必要があります。